

四電一丙 數位邏輯實習

第 1 次實習作業報告

組員 1 學號:B812111001 姓名: 張博翔

組員 2 學號:114310339 姓名:陳映融

組員 1 於此作業中的貢獻:解題 digital quartus 拍照 (作業一、二) 作業報告(二次編排、修改與美編)

組員 2 於此作業中的貢獻:解題 digital quartus 拍照 (作業一、二) 作業報告(初步編排、複審內容)

I. 實驗目的

A. 作業 1

完成投影片內的實驗，依據提供的邏輯函數、真值表以及卡諾圖，設計邏輯電路並燒錄至 FPGA，熟習軟件與硬件的使用。

B. 作業 2

設計一個計算偶同位(Even Parity)的電路，電路輸入為 A、B、C、D，電路輸出 E 為偶同位位元，使得 5 個位元(ABCDE)中有偶數個 1。請用最少的邏輯閘來設計電路，並使用模擬驗證與燒錄進行驗證。

II. 設計程序

A. 作業 1

1. 依據投影片提供的邏輯函數建立真值表，再轉換為卡諾圖。

$$F(A, B, C) = \sum m(0, 3, 7) + d(1, 6)$$

圖 1. 給定布林函數 $F(A, B, C)$

表 1. $F(A, B, C)$ 之真值表

A	B	C	F
0	0	0	1
0	0	1	-
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	-
1	1	1	1

		C	
		0	1
AB	00	1	X
	01	0	1
	11	X	1
	10	0	0

圖 2. $F(A, B, C)$ 之卡諾圖

- 參考卡諾圖將布林函式化簡，使用 Digital 以 AND、OR、NOT 等邏輯閘完成連接進行電路模擬，測試不同輸入組合，確認輸出結果符合原先表示式後產出 VHDL 檔案。

$$F = A'B' + BC$$

圖 3. $F(A, B, C)$ SOP 表示式




圖 4. $F = A'B' + BC$ 邏輯電路

- 開啟 Quartus 建立專案，導入 VHDL，修改內容檔名後進行第一次編譯，待變數讀入後定義腳位並再次編譯，完成後進行 FPGA 燒錄，並以開關與 LED 進行結果測試。

B. 作業 2

1. 設計偶同位計算電路，電路輸入為 A、B、C、D，電路輸出 E 為偶同位位元，透過輸入偶數個 1 時輸出 0，奇數個 1 時輸出 1 的特性建立真值表(共 $2^4 = 16$ 種組合)，再轉換為卡諾圖。

表 2. 偶同位計算電路真值表

A	B	C	D	E (Output)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

		CD			
		00	01	11	10
AB	00	0	1	0	1
	01	1	0	1	0
	11	0	1	0	1
	10	1	0	1	0

圖 5. 偶同位計算電路卡諾圖

2. 轉化卡諾圖為 SOP 表示式，並開始進行化簡，觀察可發現利用 XOR（互斥或）邏輯閘實現，其特性為當輸入中有奇數個 1 時輸出為 1，反之偶數個 1 輸入則為 0，得到 $E = A \oplus B \oplus C \oplus D$ ，其所需邏輯閘最少。

$$\begin{aligned}
E &= A'B'C'D + A'B'CD' + A'BC'D' + A'BCD + AB'C'D' + AB'CD + ABC'D + ABCD' \\
E &= (A'B + AB')C'D' + (A'B' + AB)C'D + (A'B + AB')CD + (A'B' + AB)CD' \\
E &= (A \oplus B)C'D' + (A \odot B)C'D + (A \oplus B)CD + (A \odot B)CD' \\
E &= (A \oplus B)(C'D' + CD) + (A \odot B)(C'D + CD') \\
E &= (A \oplus B)(C \odot D) + (A \odot B)(C \oplus D) \\
E &= (A \oplus B) \oplus (C \oplus D) \\
E &= A \oplus B \oplus C \oplus D
\end{aligned}$$

圖 6. $E=A \oplus B \oplus C \oplus D$ 化簡過程

3. 接著在 Digital 軟體中利用 XOR Gate 建立電路，將四個輸入依序連接即可得到輸出 E。測試不同輸入組合，確認輸出結果符合原先表示式後產出 VHDL 檔案。




圖 7. $E=A \oplus B \oplus C \oplus D$ 邏輯電路

4. 確認模擬結果正確後，使用 VHDL 撰寫對應程式並匯入 Quartus 專案中進行編譯。編譯成功後將程式燒錄至 FPGA 開發板，透過板上開關輸入 A、B、C、D，並以 LED 顯示輸出 E，以驗證電路功能是否符合 Even Parity 的設計需求。

III. 模擬驗證

A. 作業 1

$F = A'B' + BC$: Input A、B、C，Output F




圖 8. Input:000 / Output:1




圖 9. Input:100 / Output:0




圖 10. Input:101 / Output:0




圖 11. Input:111 / Output:1

B. 作業2

$$E = A \oplus B \oplus C \oplus D :$$




圖 12. Input:0001 / Output:1




圖 13. Input:0101 / Output:0




圖 14. Input:0111 / Output:1




圖 15. Input:1111 / Output:0

IV. 實驗結果與成果討論

A. 作業 1

$F = A'B' + BC$: SW0~SW2 分別對應 Input (ABC), LED 0 對應 Output F。(以下結果均符合模擬預測)




圖 16. Input:000 / Output:1




圖 17. Input:100 / Output:0




圖 18. Input:101 / Output:0




圖 19. Input:111 / Output:1

B. 作業 2

$E = A \oplus B \oplus C \oplus D$: SW0~SW3 分別對應 Input (ABCD), LED 0 對應 Output E。(以下結果均符合模擬預測)




圖 20. Input:0001 / Output:1




圖 21. Input:0101 / Output:0




圖 22. Input:0111 / Output:1




圖 23. Input:1111 / Output:0

V. 實驗心得

組員 1：因為沒有預習並且剛接觸 FPGA，因此流程會有些生疏，但在操作幾次過後開始可以理解每一步驟原因，目前也開始嘗試 Xilinx。實驗預留時間得宜。

組員 2：這次實驗雖然內容很簡單 但在 Quartus 這關卡了一下 希望不會下次實驗課時又忘了怎麼操作

參考文獻

- [1] DLE 02 數位邏輯實習 軟硬體簡介及使用